Hybrid Memory Cube (HMC) — перспективный тип компьютерной оперативной памяти, разработанный в начале 2010-х годов консорциумом Hybrid Memory Cube, в который входят: Samsung, Micron Technology, ARM, HP, Microsoft, Altera, Xilinx[1].
HMC использует трёхмерную микросборку из нескольких чипов DRAM памяти, от 4 до 8[2], соединения в которой выполнены при помощи TSV (англ. through-silicon vias) и microbump. По сравнению с классическими чипами DRAM (SDRAM), используется больше банков памяти. Контроллер памяти интегрирован в микросборку в качестве отдельного логического кристалла.[3] HMC использует стандартные ячейки памяти, но её интерфейс несовместим с реализациями DDR2 или DDR3.[4]
Технология HMC получила награду Best New Technology от аналитиков The Linley Group в 2011 году[5][6].
Первая версия спецификации, HMC 1.0, была опубликована в апреле 2013 года[7][8]. В соответствии с ней HMC использует каналы из 16 или 8 полнодуплексных дифференциальных последовательных линий, каждая линия работает со скоростью в 10, 12.5 либо 15 гигабит в секунду[9]. Микросборка HMC называется куб (cube); несколько кубов могут соединяться друг с другом, образуя сеть размером до 8 кубов. Некоторые каналы используются в такой сети для прямой связи между кубами.[10] Типичный куб с 4 каналами представляет собой микросборку размером 31 x 31 x 3.8 миллиметра и имеет 896 выводов BGA[11].
Канал из 16 линий, работающих на 10 гигабит/с, имеет пропускную способность в 40 гигабайт в секунду (20 ГБ/с на приём и 20 ГБ/с на передачу); планируются кубы с 4 или 8 такими каналами. Эффективность использования пропускной способности составляет 50 %-33 % для пакетов размером 32 байта и 85 %-45 % для пакетов в 128 байт[2].
Как сообщалось на конференции HotChips 23 в 2011, первое поколение демонстрационных кубов HMC, собранное из 4 кристаллов DRAM памяти (50 нм) и одного 90 нм кристалла логики, имело объём 512 мегабайт и размер 27 x 27 миллиметров. Для питания использовалось напряжение 1,2 вольта, энергопотребление составило 11 ватт[2].
Altera объявила о совместимости с HMC своих программируемых микросхем 10 поколения (Arria 10, Stratix 10). Возможно использование до 16 трансиверов на линк[15].
В ноябре 2014 года была представлена вторая версия спецификации HMC[16][17], позже она была обновлена до версии 2.1. Во второй версии HMCC вдвое увеличена плотность и пропускная способность, предложены способы создания чипов из 8 кристаллов DRAM памяти и одного кристалла логики с применением 3DI и TSV; скорости линков (BR — BitRate) 12.5, 15, 25, 28 и 30 Гбит/с; ширина линка 16, 8 или 4 пары, 2 или 4 линка на микросборку; изменён логический протокол, расширена поддержка атомарных операций[18].
3-я версия стандарта ожидалась в 2016 году[19]
HMC.