Поддержка (опционально) блока SIMD-инструкций NEON, обработка до 16 операндов за инструкцию, ширина вектора - до 128 бит. Блок исполнения физически имеет ширину 64 бита, обрабатывая 128-битный вектор за два такта. Исполнение команд NEON - поочередное.
Поддержка (опционально) блока инструкций работы с числами с плавающей запятой VPFv3. Отдельный вычислительный конвейер, поочередное исполнение.
Поддержка расширения Jazelle DBX для исполнения Java-кода
Поддержка расширения Jazelle RCT для JIT-компиляции
Размер TLB - 128 записей
64-битная шина кэша L1
Контроллер кэша L2 (0 - 4 МБайт, в поздних ревизиях до 8 МБайт)
Поддержка многоядерных конфигураций
Размер некоторых блоков ядра Cortex-A9 в условных логических вентилях: основное ядро - примерно 600 тысяч вентилей, кэш первого уровня с контроллером - примерно 500 тысяч вентилей, блок NEON - 500 тысяч вентилей. При производстве по технологии TSMC и техпроцессу 65 нм площадь одного ядра Cortex-A9 без кэшей и NEON составляет примерно 1.5 мм2[2].
Примечания
ARM Cortex-A9 MPCore(недоступная ссылка — история). Arm.com. Проверено 2 февраля 2012.
Cortex-A9 Single Core Processor(недоступная ссылка — история). Arm.com. Проверено 2 февраля 2012.
Ссылки
ARM Holdings
arm.com/products/processors/cortex-a/cortex-a9.php — официальный сайт ARM Cortex-A9 MPCore
ARM Cortex-A9 Technical Reference Manuals
Другие источники
White paper - The ARM Cortex-A9 Processors
RISC vs. CISC in the mobile era
TI OMAP4440 specs
STMicroelectronics SPEAr1310 Data brief
ARM Cortex-A9 lacks an integer hardware division instruction